fermi/ser-2016-aialu
fermi/ser-2016-aialu
1
Fork 0
mirror of https://github.com/Steffo99/fermi-ser-2016-aialu.git synced 2024-11-21 21:24:17 +00:00
Code Activity

AND, OR , XOR, NOT a, NOT b

Browse source 
did aiLogic part of aiAlu
This commit is contained in:
IL-GRANDE-INFORMATICO 2016-02-24 18:09:01 +01:00
parent 410730461e
commit 3aadc36542
1 changed files with 196 additions and 61 deletions
Show stats Download patch file Download diff file Expand all files Collapse all files

257
aiAlu.circ
View file

@ -120,13 +120,11 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<wire from="(250,180)" to="(260,180)"/> <wire from="(250,180)" to="(260,180)"/>
<wire from="(70,100)" to="(80,100)"/> <wire from="(70,100)" to="(80,100)"/>
<wire from="(80,100)" to="(80,160)"/> <wire from="(80,100)" to="(80,160)"/>
<comp lib="1" loc="(290,190)" name="AND Gate"> <comp lib="0" loc="(50,70)" name="Pin">
<a name="size" val="30"/> <a name="width" val="4"/>
<a name="inputs" val="3"/> <a name="tristate" val="false"/>
</comp> <a name="label" val="Data"/>
<comp lib="1" loc="(290,70)" name="AND Gate"> <a name="labelloc" val="north"/>
<a name="size" val="30"/>
<a name="inputs" val="3"/>
</comp> </comp>
<comp lib="0" loc="(50,30)" name="Pin"> <comp lib="0" loc="(50,30)" name="Pin">
<a name="width" val="2"/> <a name="width" val="2"/>
@ -141,11 +139,16 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<comp lib="1" loc="(400,130)" name="OR Gate"> <comp lib="1" loc="(400,130)" name="OR Gate">
<a name="inputs" val="4"/> <a name="inputs" val="4"/>
</comp> </comp>
<comp lib="0" loc="(50,70)" name="Pin"> <comp lib="1" loc="(250,150)" name="NOT Gate">
<a name="width" val="4"/> <a name="size" val="20"/>
<a name="tristate" val="false"/> </comp>
<a name="label" val="Data"/> <comp lib="1" loc="(290,190)" name="AND Gate">
<a name="labelloc" val="north"/> <a name="size" val="30"/>
<a name="inputs" val="3"/>
</comp>
<comp lib="1" loc="(290,70)" name="AND Gate">
<a name="size" val="30"/>
<a name="inputs" val="3"/>
</comp> </comp>
<comp lib="0" loc="(430,130)" name="Pin"> <comp lib="0" loc="(430,130)" name="Pin">
<a name="facing" val="west"/> <a name="facing" val="west"/>
@ -153,8 +156,8 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<a name="label" val="Output"/> <a name="label" val="Output"/>
<a name="labelloc" val="east"/> <a name="labelloc" val="east"/>
</comp> </comp>
<comp lib="0" loc="(170,30)" name="Splitter"> <comp lib="1" loc="(250,100)" name="NOT Gate">
<a name="facing" val="south"/> <a name="size" val="20"/>
</comp> </comp>
<comp lib="0" loc="(50,70)" name="Splitter"> <comp lib="0" loc="(50,70)" name="Splitter">
<a name="fanout" val="4"/> <a name="fanout" val="4"/>
@ -168,11 +171,8 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<comp lib="1" loc="(250,180)" name="NOT Gate"> <comp lib="1" loc="(250,180)" name="NOT Gate">
<a name="size" val="20"/> <a name="size" val="20"/>
</comp> </comp>
<comp lib="1" loc="(250,100)" name="NOT Gate"> <comp lib="0" loc="(170,30)" name="Splitter">
<a name="size" val="20"/> <a name="facing" val="south"/>
</comp>
<comp lib="1" loc="(250,150)" name="NOT Gate">
<a name="size" val="20"/>
</comp> </comp>
<comp lib="1" loc="(290,110)" name="AND Gate"> <comp lib="1" loc="(290,110)" name="AND Gate">
<a name="size" val="30"/> <a name="size" val="30"/>
@ -237,28 +237,37 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<a name="tristate" val="false"/> <a name="tristate" val="false"/>
<a name="label" val="B"/> <a name="label" val="B"/>
</comp> </comp>
<comp lib="1" loc="(300,80)" name="XOR Gate">
<a name="inputs" val="2"/>
</comp>
<comp lib="1" loc="(320,270)" name="OR Gate">
<a name="inputs" val="3"/>
</comp>
<comp lib="0" loc="(430,270)" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
<a name="label" val="Carry Out"/>
<a name="labelloc" val="east"/>
</comp>
<comp lib="0" loc="(70,60)" name="Pin">
<a name="tristate" val="false"/>
<a name="label" val="A"/>
</comp>
<comp lib="1" loc="(190,80)" name="XOR Gate">
<a name="inputs" val="2"/>
</comp>
<comp lib="0" loc="(430,80)" name="Pin"> <comp lib="0" loc="(430,80)" name="Pin">
<a name="facing" val="west"/> <a name="facing" val="west"/>
<a name="output" val="true"/> <a name="output" val="true"/>
<a name="label" val="Output"/> <a name="label" val="Output"/>
<a name="labelloc" val="east"/> <a name="labelloc" val="east"/>
</comp> </comp>
<comp lib="1" loc="(300,80)" name="XOR Gate"> <comp lib="1" loc="(190,210)" name="AND Gate">
<a name="inputs" val="2"/> <a name="inputs" val="2"/>
</comp> </comp>
<comp lib="0" loc="(70,60)" name="Pin">
<a name="tristate" val="false"/>
<a name="label" val="A"/>
</comp>
<comp lib="1" loc="(320,270)" name="OR Gate">
<a name="inputs" val="3"/>
</comp>
<comp lib="1" loc="(190,270)" name="AND Gate"> <comp lib="1" loc="(190,270)" name="AND Gate">
<a name="inputs" val="2"/> <a name="inputs" val="2"/>
</comp> </comp>
<comp lib="1" loc="(190,80)" name="XOR Gate">
<a name="inputs" val="2"/>
</comp>
<comp lib="1" loc="(190,330)" name="AND Gate"> <comp lib="1" loc="(190,330)" name="AND Gate">
<a name="inputs" val="2"/> <a name="inputs" val="2"/>
</comp> </comp>
@ -266,15 +275,6 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<a name="tristate" val="false"/> <a name="tristate" val="false"/>
<a name="label" val="Carry In"/> <a name="label" val="Carry In"/>
</comp> </comp>
<comp lib="0" loc="(430,270)" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
<a name="label" val="Carry Out"/>
<a name="labelloc" val="east"/>
</comp>
<comp lib="1" loc="(190,210)" name="AND Gate">
<a name="inputs" val="2"/>
</comp>
</circuit> </circuit>
<circuit name="aiSum"> <circuit name="aiSum">
<a name="circuit" val="aiSum"/> <a name="circuit" val="aiSum"/>
@ -322,9 +322,9 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<wire from="(540,340)" to="(550,340)"/> <wire from="(540,340)" to="(550,340)"/>
<wire from="(240,100)" to="(240,160)"/> <wire from="(240,100)" to="(240,160)"/>
<wire from="(250,120)" to="(510,120)"/> <wire from="(250,120)" to="(510,120)"/>
<wire from="(550,100)" to="(550,110)"/>
<wire from="(550,140)" to="(550,150)"/> <wire from="(550,140)" to="(550,150)"/>
<wire from="(550,180)" to="(550,190)"/> <wire from="(550,180)" to="(550,190)"/>
<wire from="(550,100)" to="(550,110)"/>
<wire from="(550,220)" to="(550,230)"/> <wire from="(550,220)" to="(550,230)"/>
<wire from="(550,260)" to="(550,270)"/> <wire from="(550,260)" to="(550,270)"/>
<wire from="(550,300)" to="(550,310)"/> <wire from="(550,300)" to="(550,310)"/>
@ -365,37 +365,172 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<wire from="(270,40)" to="(270,100)"/> <wire from="(270,40)" to="(270,100)"/>
<wire from="(170,100)" to="(170,160)"/> <wire from="(170,100)" to="(170,160)"/>
<wire from="(250,130)" to="(510,130)"/> <wire from="(250,130)" to="(510,130)"/>
<comp lib="0" loc="(180,70)" name="Splitter">
<a name="fanout" val="8"/>
<a name="incoming" val="8"/>
<a name="appear" val="right"/>
</comp>
<comp loc="(540,360)" name="fullAdder"/>
<comp loc="(540,160)" name="fullAdder"/>
<comp lib="0" loc="(180,160)" name="Splitter">
<a name="fanout" val="8"/>
<a name="incoming" val="8"/>
<a name="appear" val="right"/>
</comp>
<comp loc="(540,240)" name="fullAdder"/>
<comp lib="0" loc="(140,100)" name="Pin">
<a name="width" val="8"/>
<a name="tristate" val="false"/>
<a name="label" val="B"/>
</comp>
<comp loc="(540,280)" name="fullAdder"/> <comp loc="(540,280)" name="fullAdder"/>
<comp loc="(540,200)" name="fullAdder"/> <comp loc="(540,240)" name="fullAdder"/>
<comp loc="(540,320)" name="fullAdder"/> <comp loc="(540,160)" name="fullAdder"/>
<comp lib="0" loc="(140,40)" name="Pin"> <comp lib="0" loc="(140,40)" name="Pin">
<a name="tristate" val="false"/> <a name="tristate" val="false"/>
<a name="label" val="Carry In"/> <a name="label" val="Carry In"/>
</comp> </comp>
<comp loc="(540,120)" name="fullAdder"/>
<comp loc="(540,80)" name="fullAdder"/> <comp loc="(540,80)" name="fullAdder"/>
<comp lib="0" loc="(140,70)" name="Pin"> <comp lib="0" loc="(140,70)" name="Pin">
<a name="width" val="8"/> <a name="width" val="8"/>
<a name="tristate" val="false"/> <a name="tristate" val="false"/>
<a name="label" val="A"/> <a name="label" val="A"/>
</comp> </comp>
<comp lib="0" loc="(180,70)" name="Splitter">
<a name="fanout" val="8"/>
<a name="incoming" val="8"/>
<a name="appear" val="right"/>
</comp>
<comp loc="(540,120)" name="fullAdder"/>
<comp loc="(540,320)" name="fullAdder"/>
<comp loc="(540,360)" name="fullAdder"/>
<comp loc="(540,200)" name="fullAdder"/>
<comp lib="0" loc="(180,160)" name="Splitter">
<a name="fanout" val="8"/>
<a name="incoming" val="8"/>
<a name="appear" val="right"/>
</comp>
<comp lib="0" loc="(140,100)" name="Pin">
<a name="width" val="8"/>
<a name="tristate" val="false"/>
<a name="label" val="B"/>
</comp>
</circuit>
<circuit name="AND">
<a name="circuit" val="AND"/>
<a name="clabel" val=""/>
<a name="clabelup" val="east"/>
<a name="clabelfont" val="SansSerif plain 12"/>
<wire from="(120,60)" to="(180,60)"/>
<wire from="(120,120)" to="(180,120)"/>
<wire from="(250,90)" to="(310,90)"/>
<wire from="(180,110)" to="(180,120)"/>
<wire from="(180,60)" to="(180,70)"/>
<wire from="(180,110)" to="(200,110)"/>
<wire from="(180,70)" to="(200,70)"/>
<comp lib="1" loc="(250,90)" name="AND Gate">
<a name="width" val="8"/>
<a name="inputs" val="2"/>
</comp>
<comp lib="0" loc="(120,60)" name="Pin">
<a name="width" val="8"/>
<a name="tristate" val="false"/>
</comp>
<comp lib="0" loc="(310,90)" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
<a name="width" val="8"/>
<a name="labelloc" val="east"/>
</comp>
<comp lib="0" loc="(120,120)" name="Pin">
<a name="width" val="8"/>
<a name="tristate" val="false"/>
</comp>
</circuit>
<circuit name="OR">
<a name="circuit" val="OR"/>
<a name="clabel" val=""/>
<a name="clabelup" val="east"/>
<a name="clabelfont" val="SansSerif plain 12"/>
<wire from="(300,120)" to="(360,120)"/>
<wire from="(220,100)" to="(250,100)"/>
<wire from="(220,140)" to="(250,140)"/>
<wire from="(220,90)" to="(220,100)"/>
<wire from="(220,140)" to="(220,150)"/>
<wire from="(170,90)" to="(220,90)"/>
<wire from="(170,150)" to="(220,150)"/>
<comp lib="1" loc="(300,120)" name="OR Gate">
<a name="width" val="8"/>
<a name="inputs" val="2"/>
</comp>
<comp lib="0" loc="(360,120)" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
<a name="width" val="8"/>
<a name="labelloc" val="east"/>
</comp>
<comp lib="0" loc="(170,150)" name="Pin">
<a name="width" val="8"/>
<a name="tristate" val="false"/>
</comp>
<comp lib="0" loc="(170,90)" name="Pin">
<a name="width" val="8"/>
<a name="tristate" val="false"/>
</comp>
</circuit>
<circuit name="NOT A">
<a name="circuit" val="NOT A"/>
<a name="clabel" val=""/>
<a name="clabelup" val="east"/>
<a name="clabelfont" val="SansSerif plain 12"/>
<wire from="(210,80)" to="(240,80)"/>
<wire from="(120,80)" to="(180,80)"/>
<comp lib="0" loc="(120,80)" name="Pin">
<a name="width" val="8"/>
<a name="tristate" val="false"/>
</comp>
<comp lib="0" loc="(240,80)" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
<a name="width" val="8"/>
<a name="labelloc" val="east"/>
</comp>
<comp lib="1" loc="(210,80)" name="NOT Gate">
<a name="width" val="8"/>
</comp>
</circuit>
<circuit name="NOT B">
<a name="circuit" val="NOT B"/>
<a name="clabel" val=""/>
<a name="clabelup" val="east"/>
<a name="clabelfont" val="SansSerif plain 12"/>
<wire from="(120,90)" to="(190,90)"/>
<wire from="(220,90)" to="(320,90)"/>
<comp lib="1" loc="(220,90)" name="NOT Gate">
<a name="width" val="8"/>
</comp>
<comp lib="0" loc="(320,90)" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
<a name="width" val="8"/>
<a name="labelloc" val="east"/>
</comp>
<comp lib="0" loc="(120,90)" name="Pin">
<a name="width" val="8"/>
<a name="tristate" val="false"/>
</comp>
</circuit>
<circuit name="XOR">
<a name="circuit" val="XOR"/>
<a name="clabel" val=""/>
<a name="clabelup" val="east"/>
<a name="clabelfont" val="SansSerif plain 12"/>
<wire from="(160,90)" to="(190,90)"/>
<wire from="(160,130)" to="(190,130)"/>
<wire from="(250,110)" to="(310,110)"/>
<wire from="(160,80)" to="(160,90)"/>
<wire from="(160,130)" to="(160,140)"/>
<wire from="(110,80)" to="(160,80)"/>
<wire from="(110,140)" to="(160,140)"/>
<comp lib="1" loc="(250,110)" name="XOR Gate">
<a name="width" val="8"/>
<a name="inputs" val="2"/>
</comp>
<comp lib="0" loc="(110,80)" name="Pin">
<a name="width" val="8"/>
<a name="tristate" val="false"/>
</comp>
<comp lib="0" loc="(310,110)" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
<a name="width" val="8"/>
<a name="labelloc" val="east"/>
</comp>
<comp lib="0" loc="(110,140)" name="Pin">
<a name="width" val="8"/>
<a name="tristate" val="false"/>
</comp>
</circuit> </circuit>
</project> </project>